

<u>@</u>

特開平12-012846

( )

**ーバラップするように、つまり接触するように形成され** 体基板4の上面全面に厚さ0.5μm程度のN1膜23 を蒸着する。このとき、AIO22とNIO23とがオ るが、上述した検討に示すように、AIとNIとがオー パラップしていてもAIはp型半導体とオーミック接触 ミック接触することになる。これにより、A1膜22と p 型筒域 6 とのコンタクト抵抗の増加を防止することが することができるため、A 1 膜2 2 はp型領域6 とオー

ル内にのみN 1 版2 3 が残るようにパターニングしたの [0040]・[図5 (c) に示す工程] コンタクトホー A 1 睒2 2 及びN i 睒2 3 におけるA 1 やN 1 がそれぞ np型領域6やn+型ソース領域5に拡散し、オーミッ 5、1000℃程度による熱処理を施す。これにより、

[0041] なお、N1 版23のパターニングは、熱処 で帰間絶縁版11上のN1版23は除去されるが、除去 を含む半導体基板4の上面全面にA1膜24を蒸着した 12やゲート電極圏10と接続されるゲート電極(図示 **型の前に行わなくても、熱処理によってセルフアライン** されたNI版23が後工程のゴミとして問題になる可能 性があるので、上述のように熱処理前にパターニングす ることが好ましい。なお、この後、コンタクトホール内 のち、このAI以24をパターニングして、ソース電極 **せず)を形成し、さらに半導体基板4の取面にドレイン 遺極13を形成して、図1に示す模型パワ−MOSFE** 

[0042] このように、リフトオフ法によってA1以 2.2を除去するようにしているため、層間絶線膜1.1に 形成されたコンタクトホールの端部にA1膜22が残ら 等の発生を防止することができる。また、p型領域6と ーパラップさせてもp型領域6とのオーミック接触を確 ないようにでき、A1膜22が層間絶縁膜11と反応す ることによるゲート電極層8とソース電極10との短絡 の接続をAI膜22で行っているため、NI鸌23とオ Rすることができる。これにより、p型領域6とのコン

[0043] なお、上記実施形態においては、消ゲー」 型のMOSFETを例に挙げて、n+型ソース領域5と タクト抵抗を低減することができる。

とのコンタクト用にp型領域6を形成しているが、p型 に限らず層間絶縁膜に形成されたコンタクトホールを介 してD型半導体におけるコンタクト領域とオーミックコ [0044]また、上記実施形態ではp型ペース領域3 別えば、ブレーナ型のMOSFETにおいて、コンタク トホールを通じて n +型ソース領域及びp型ペース領域 P型領域6とのコンタクト抵抗の低減を図ったが、こ ンタクトが必要な場合すべてに応用することができる。 との電気的接続を行う際に適用することができる。

【図面の簡単な説明】

ベース領域3のみでもよい。

【図1】本発明にかかわる縦型パワーMOSFETの断 面図である。

【図2】図1に示す模型パワーMOSFETの製造工程

【図3】図2に統く統型パワーMOSFETの製造工程 を示す図である。

【図4】図3に続く縦型パワーMOSFETの製造工程 と示す図である。

を示す図である。


【図5】図4に続く縦型パワーMOSFETの製造工程 を示す図である。


図6】従来における縦型パワーMOSFETを説明す るための図である。 【図7】耐圧とコンタクト抵抗率との関係を示す図であ

Tが完成する。

[符号の説明]

ト格様膜、10…ゲート電極、11…周間絶縁膜、12 -- ス領域、4…半導体基板、5…n+型ソース領域、6 …p型領域、7…溝、8…n型半導体薄膜層、9…ゲー 1…n+型半導体基板、2…n-型工ピ層、3…p型ペ …ゾース質値、13…ドレイン質値、21…レジスト 膜、22…A1膜、23…N1膜。





(9)

特朗平12-012846

ククト抵抗率の特性について顕在するという実験を行った。具体的には、D型ペース領域3の配極材料としてA 1、A 1/T 1、T 1を用いた。その結果、A 1の場合は、N 1をオーバラップさせた場合にのみオーミッグ接触となり、その時のコンタクト抵抗率が10・G m 1を示した。A 1/T 1の場合は、N 1をオーバラップさせない場合にのみオーミック接触となり、オーバラップさせたい場合には非オーミック接触であった。T 1の場合は、N 1のオーバラップの有無に関わらず、非オーミック接触であった。

[0019] このように、第1の電極層をほぼA1のみ で構成すれば、AIの上にNIを含む第2の坩堝層が積 **闷されていても、コンタクト領域と第1の電極層とがオ** することができる。 請求項6に記載の発明は消ゲート型 の炭化珪素半導体装置において、請求項7に記載の発明 トホール (118) を介して、少なくともペース領域に [0018] この結果より、Niをオーパラップさせる **場合にはAIを用いれば、コンタクト抵抗率を低減でき** は、第1の電極層(22)はほぼA1のみで構成されて Bり、このAIの上には少なくともNiを含む第2の億 **ーミック接触となるようにでき、コンタクト抵抗を低減** はプレーナ型の炭化珪紫半導体装置において、コンタク 後校される第1の電極圏を備え、コンタクトホールの倒 **向から韓間した位置にのみ、第1の鶴極圏が形成される** るといえる。そこで、請求項4に記載の発明において 通因(23)が役伍されていることを特徴としている。 ようにしている特徴としている。

[0020] このように、ペース領域に接続される第1 の単極的がコンタクトホールの傾面から範囲した位置に のみ形成されるようにすれば、ゲート性値と他の粗値を の短数を防止できる。翻求項 8 に記載の発明において は、第1の相極圏 (22) はほぼる 1 のみで構成されて おり、この第1の電極圏の上に第2の電極圏 (23) が 倍級されていることを特徴としている。

[0021] このように、第1電極層を41で構成することにより、ソース領域に接続されるN1よりなる第2とにより、ソース領域に接続されるN1よりなる第2とができる。 たお、船次項9に示すように、ソース領域と半導体層の間におけるペース領域の表面に、炭化珪素よりなる第1単電型の再製の再高層を増えた蓄積チャネルタイプの炭化珪薬半導体装置に適用することもできる。

た金属面をリフトオフさせて、第1の電極層 (22) を 形成することを特徴としている。 [0023] このように、リフトオフ法を用いることによって、コンタクト領域上にのみ第1の電極層を形成することができ、コンタクトが一小の端部には第1の電極層を形成するだとができ、コンタクトホールの端部には第1の電極層と他の電極層を形成することができる。請求項12に記載の発明においては、第1の電極層を形成する工程では、第1の電極圏を掲げる10分で形成し、その後に、第1の電極圏を技するN1を含む第2の電極層を少なくともコンタクトホール内に形成する工程を行うことを特徴としている。

[0024] このように、第1の電極密を混体1の電極圏を活化1のもで形成すれば、N1を含む第2の電極圏と第1の電極圏とが接していてもコンタクト抵抗が増加することはない。具体的には、請求項13に示すように、消ゲート型の設化珪素半導体装置や、請求項14に示すように、ガゲート型の設化珪素半導体装置に適用することができる。なお、請求項15に示すように、ソース領域と半導体圏の間におけるペース領域の表面に第1導電型の半導体圏図が形成された番積チャネルタイプのものに適用サイド・

[0025]なお、上記した括弧内の符号は、後述する 戦略形態記載の具体的手段との対応関係を示すものであ

[0026]

【発明の実施の形態】以下、本発明を図に示す実施形態について説明する。図1に本実施形態にかかわる炭化珪珠半導体装置としてnチャネルタイプの消ゲート型MOSFET(以下、縦型パワーMOSFETという)を示す。以下、この図に基づいてMOSFETの構造について説明する。

[0027] 低抵抗ない+型半等体基板1には、六方晶炭化珪染が用いられている。このn・型半導体基板1上には、高低抗半導体層としてのn・型エピタキシャル個(以下、n・型エピ層という) 2とり型ペース領域を構成するp型層(以下、p型ペース領域という) 3が簡次和固されている。このように、n・型半導体基板1とn・型工ビ層2とp型ペース領域3とから単結晶炭化珪染よりなる半導体基板4が構成されており、その上面を略(0001-)カーボン面としている。

(10028) p型ペース領域3の表層部の所定領域には、n+型ソース領域3の表面部でれている。さら、p型ペース領域3の表面部でには、低低抗なp型領域6が形成されている。また、n+型ソース領域5の所定領域には、低低抗なp型の対6が形成されている。また、n+型ソース領域5の所定領域に指すが形成され、この消7はn+型ソース領域5とp型ペース領域3とを責通しn-型工ビ層2に達している。消7は、半導体基板4の表面に結単直な向面7aおよび4導体基板4に平行な底面7bを有している。そして、この消7の個面7aによって、図6に示する。そして、この消7の個面7aによって、図6に示する。そして、この消7の個面7aによって、図6に示す

MOSFETと同様に、滞の傾面の名内角が略等しい方角形形状を構成している。

(0029) 満7の関面7aにおけるn+型ソース領域5とp型ペース領域3とn・型工ビ因2の表面には、n型半導体導質の8が延設されている。n型半導体導度の8は、peがおよそ1000~5000人程度となっている。n型半導体複製8の不純物温度は、n+型半導体基板1およびn+型ソース領域5の不純物温度よりも低くなっている。

[0030] さらに、清7内でのn型半導体海膜圏8の 数固と消7の底面7 bには、ゲート絶縁膜9が形成されている。海7内におけるゲート絶縁膜9の内側には、ゲート暗過間10が近ばされている。ゲート暗過图10は の間絶縁膜11にて覆われている。例の絶縁膜11に形成されたコンタクトホール11aを介して、n<sup>2</sup>型ソース領域5の設面とp型領域6の設面にはソース電橋图1 2が形成されている。

[0031] このソース電価12は、p型筒域6と接続された第1の電価値としてのA 1 膜22とn・型ソース 筒域5と接続された第2の電価位としてのN 1 膜23と を右している。A 1 膜22は、コンタクトホール11 a の内壁から所定間隔離間した位置に形成されており、層間総接膜11と接しないようになっている。N 1 膜22は、コンタクトホール11 a は、A 1 膜22とオーバラップする(接する)とうに形成されており、配置には、A 1 膜22とオーバラップする(接する)とうに形成されている。 [0032] n+型半導体基板1の投面(半導体基板4の取面)には、第3の電極層としてのドレイン電極層13が形成されている。次に、図1に示す経型パワーMOSFETの製造工程を図2~図5に基づいて説明する。(図2(a)に示す工程)まず、主投面が略(0001-)カーボン面であるn+型半導体基板1を用意する。この半導体基板1の投面にn-型工ビ層2をエピタキツャル成長させ、さらにn-型工ビ層2程にp型ペース領域3をエピタキントル成長させる。

【0033】 このようにして、n+ 型半導体基板1とn-型エビ面2とp型ペース領域3とからなる半導体基板4が形成される。

(図2(b)に示す工程)次に、p型ペース館域3の投 困部の所定額域に、n<sup>+</sup>型ソース領域5を倒えば窒祭の イオン社入により形成する。さらに、p型ペース領域3 の投配部の勢の所定額域にp型領域6を倒えばアルミニ ウムのイオン社入により形成する。 [0034] [図2(c)に示す工程]ドライエッチング法(R1E法)により、n+型ソース領域5及び5型ペース領域3を共に貫通してn・型エピ層2に違する消?を形成する。このとき、消?の側面? aが [11-20] 方向に近びるように消?を形成する。

【図3 (a) に示す工程】エピタキシャル成長法により 構7の内壁(傾面7a及び底面7b)を含めた半導体基

板4の上面にn型半導体荷膜層8を形成する。つまり、 滑7の内壁におけるn+型ソース領域5、p型ペース領域3及びn-型工ど配2の表面に延びるn型半導体蒋践局8を形成する。このとき、滑頭面7gのn型半導体蒋膜層8の不純物遺度は、n+型半導体基板1及びn+型 [0036] (図3(c)に示す工程)滞7内を含む、半導体基板4の上面にポリシリコン数を成既したのち、このポリシリコン数をが一下酸化(絶強)数9の内側にのみ残し、ゲート電極圏10を形成する。

(図4 (a) に示す工程) ゲート電磁的10の上面に固開始接収11を形成する。そして、固固的链線11の所度領域を閉口させて、n<sup>4</sup>型ツース領域5及びp型領域6と選通するコンタクトホール118を形成する。

[0037] (図4(b) に示す工程)フォトレジスト 拾を用いて、コンタクトホール11a内を含む半導体基 板4の上面全面にレジスト版21を成駁したのち、p型 徴攻6の上におけるレジスト版21を除去して、p型函 域6と過過する旧日部21aをパターニングする。

(図4 (c) に示す工程) 次に、明日節21 aを含むレジスト酸21の上面に厚さ0. 1 μm程度のA l 膜22 を蒸消する。これにより、p型領域6の上にA l 膜22が配置された状態となる。

[0038] [図5 (a) に示す工程) そして、レジスト膜21を除去する。これにより、A1膜22のうちレジスト膜21の上に成膜されていた部分はリフトオフされ、p型領域6の上に形成されていたもののみが残る。このように、リフトオフ括によってA1膜22のうちp型領域6の上に形成されていた部分以外を除去しているため、層間絶縁膜11に形成されたコンタクトホールの端部にA1膜22を別視ることはない。これにより、後工程にう熱処理工程(図5(c)参照)においても、A1膜22と配間絶縁膜11とが反応することなく、ゲート電極圏10とソース電橋12との超絡等の発生を防止

[0039] [図5 (b) に示す工程] 半導体基板4を 150で程度に加熱した状態で、A I 膜2 2を含む半導 3

前記園問絶縁戦の所定倒域をエッチングして前記コンタ クトホールを形成する工程と、

前記コンタクトホールを含む前記園間路縁膜上に、レジスト膜(2.1)を成践すると共に、旅レジスト膜のうち前記コンタクト領域上の部分を開口させる工程と、

前記期口させた部分を含む値記レジスト模上に、A 1を含む金属を応収したのち値記レジスト膜を結まして、前記レジスト版上に成談された金属層をリフトオフさせて、前記第1の電極圏を形成する工程と、

前記半導体基板及び前記第1の電極層を900℃以上で 熱処理をする工程と、

を含むことを特徴とする炭化珪素半導体装置の製造方:

(開状項12] 前記第1の電極層を形成する工程の後 に、N1を含む第2の電極層 (23)を少なくとも前記 コンタクトホール内に形成する工程を含むことを特徴と する開状項11に記載の換化珪珠半導体装置の製造方 【翻求項13】 低低抗な第1幕電型の基板(1)の上に、高低抗な第1場電型の半導体層(2)と、第2等電型のペース領域(3)とを順次に積層することで競化建築よりなる半導体基板(4)を形成する工程と、前記ペース領域の所定領域に第1幕電型のソース領域

(5) を形成する工程と、 前記ペース質減と前記ソース質減を共に貫通し、前記半 時本図に溢する端(1) を形成する工程と、

**前記滑の内臓において、少なくとも前記ソース領域と前 記半導体周の間における前記ペース領域の上に、ゲート 웝稜鰕(9)を形成する工程と、**  前記消内における前記ゲート絶縁限の内側にゲート電極面(1の)を形成する工程と、を含んでいることを特徴とする語次項11又は12に記載の炭化珪素半導体装置の間にエポード

「胡水項14】 前記半導体基板上に、この半導体基板よりなも高板的な炭化珪素よりなる第1導電型の半導体圏を形成する工程と、

**的記半単体圏の投図部の所定領域に、前記コンタクト領域を含む第2単型型のペース領域を形成する工程と、前記ペース領域の安函部の所定領域に、前記ペース領域よりも浅い第1単型型のソース領域を形成する工程と、少なくとも前記ソース領域と前記半単体圏の間におけるり記ペース領域の上に、ゲート絶越数を形成する工程**前記ペース領域の上に、ゲート絶越数を形成する工程

**前部ゲート絶縁以上に前記ゲートを形成する工程と、を含んでいることを存敛とする耐火項11又は12に記載の設化柱採半導体装置の製造方法。** 

【翻水項15】 前記ソース領域と前記半導体層の間に おける前記ペース領域の姿面には、第1導電型の半導体 場域層(8)が形成されていることを特徴とする間次項 13又は14に記載の炭化珪素半導体装置の製造方法。

[発明の詳細な説明]

001]

【発明の属する技術分野】本発明は、炭化珪素単結晶材料を使用して形成される炭化珪素半導体装置及びその製料を使用して形成される炭化珪素半導体装置及びその製造方法に関する。

0003

(従来の技術)近年、電力用トランジスタとして炭化珪素単結晶材料を使用して作製されるパワーMOSFETが提案されており、特開平9-199724号が観にて、高耐圧及びオン抵抗の低減の図れる構造が提案されている。この構造を図6に示す。この図に示されるMOSFETは、チャネル形成面を [11-20] と平行にしており、単位セルが主表面から見ると六角形となる点、及びp型圏3の上に不純物強度の低いn型轉膜圏8を形成してチャネルとしている点に特徴がある。

[0003] パワーMOSFET等では、オン抵抗低減のため単位面積当たりのチャネル幅を大きくする様々な工夫がなされている。具体的には、図6に示すMOSFETにおいては、構造上の工夫点としては、p型ペースコンタクトボール中央部に配置すると共に、その外側にn・型ソース領域を配置し、それを囲むように各内角が略同等な大角形状のチャネルを配置することで、単位面積当たりのチャネル橋を効果的に増加できるようにしている。

【0004】プロセス上の工夫点としては、ゲート電極10とコンタクトホール増まての距離、p型ペースコンタクト部6の径、n+型ソースコンタクト部5の径を縮かすることにより、単位面積当たりのチャネル幅の増大を図っている。さらに、図6では、p型ペース領域3の上に不純地設度の低いn型荷膜層8を形成しているため、トランジスタのオン時にはn型荷膜層8の全域をチャネルとして用い、さらなるオン低抗低減が図られてい

[0005]

「短明が解決しようとする課題」しかしながら、本発明者ものシミュレーション実験により、n型海戦階8を形成したMOSFETは従来のn型海戦路のないMOSFETに比べて、耐圧のP型ペースコンタケト抵抗単依存性が大きいことが判明した。これは、オフ時に、p型ペース領域3から相びる空気配とゲート酸化版9をかしてゲート電福10個から申びる空気配とゲート酸化版9をかしてゲート電海戦局8が完全空気化された状態であり、パンドのエネルギー中位がP型ペース領域3の間位が上昇し、それに伴って、完全空気化されているn型薄戦圏8のパンドのエネルギー単位が引き下げられることによって、チャネルがオン状態とならてn型溶戦版图8を通じて電流が流れてしまうからであってn型溶戦版图8を通じて電流が流れてしまうからであってn型溶戦版图8を通じて電流が流れてしまうからであ

【0006】図7に耐圧のP型ペースコンタクト抵抗率 依存性の一例を示す。この図に示されるように、 P型ペースコンタクト的6との接触 (P型ペース気域3とのコンタクト) がショットキー接触であると、耐圧が0 Vとなってしまうが、 P型ペースコンタクト抵抗率が10-10・cm 以下になると耐圧がn型棒酸图8のない場合と同等となるのである。

【0007】本発明は上記問題に驚みて成され、p型層とのコンタクト抵抗率が1.0-1G・cm² 以下とできる電極構造を有する炭化珪業半導体装置及びその製造方法を提供することを目的とする。

0008

【課題を解決するための手段】本発明者らは、p型ペースコンタクト抵抗率が10-20・cm²以下となるような電極構造及びその製造方法について物料を行った。まず、図6のMOSFETにおいて、コンタクトホールを含むウェハ表面にAI/TI類を煮着したのち、ウェットエッチングによりp型ペース領域3上にのみAI/TI膜を残し、さらにnf型ソース領域5とオーミック接触となるNIを蒸着してから熱処理を施してコンタクト権は進を形成した(特開平2-196421号公報参報)

[0009] その結果、ゲート電路10と他の電路(ここでは、ソース電路12を示す。以下ソース電路12という)とが短椅するという問題と、p型ペースコンタクト抵抗率が増大するという問題が発生することが判明した。これらの原因を追求すべく、以下の試作・検討を行った。第1に、ゲート電路10とソース電路12とが監絡するという問題に対して、これらの間に配置される層間を検験110材料(後に膜)と電路材料との反応性、及び工程の詳細図査を実施した。

[0010] 具体的には、酸化酸の上にAI/T1、AI/N1、A1、N1等の電磁材料を蒸着したあた熱処理(1000℃、10分:電磁材料と炭化珪素とのオーミックコンタクトをとるための熱処理条件)を施し、その後の電磁材料と酸化酸との界面の状態を調査した。その結果、AI及びAIを含む電低質料を用いたば料では、酸化酸中に合金層が形成されており、深さが1.54mに達するものもあった。一方、NIを用いたは料には合金層は見られなかった。このため、AIが酸化酸と生すると考えられる。

[0011] そして、製造工程について酵産を行ったところ、A1/T1膜を蒸着した後に実施されるウェットエッチングにおいて、コンタクトホールの過能にA1/T1が残っていることが判明した。つまり、コンタクトホール等の凹凸のある試料にレジストを整布した場合、中川の間の適能でレジスト酸厚が他の部分よりも厚くなるため、D型ペース質域上に電極部を残す際の露光条件ではコンタクトホールの適能にレジストが残ってしまうのでコンタクトホールの適能にレジストが残ってしまうので

85.

【0012】これらの事象をまとめると、ゲート電極10とソース電極12との短絡は、コンタクトホール遮晒に残った41/T1と酸化膜との反応によって形成された合金層によってゲート電極10とソース電極12とが接続されてしまったり、合金層形成による応力で酸化膜にフラックが発生してゲート電極10とソース電極12とが検討してしまったりすることで生じるといえる。

(0013) そこで、請求項1に記載の発明においては、A1を合む第1の組織商(22)は、固問題建設(11)から確固した位置にのみ形成されていることを特徴としている。このように、A1を合む第1の組織商が、層間絶益環境が反応することがなったが、ゲート電機圏(8)と第1の組織(12)との超絡を防止することができる。

【0014】具体的には、耐水項2に示すように、層間鉛酸に形成されたコンタクトホールの傾面に第1の電極層が接触しないようにすればよい。なお、請求項3に示すように、半導体基板がP型である場合には、P型半端体との電気的接線のために第1の電極層としてA1を含むもので構成するため、このような場合に有効であ

【0015】一方、第2に、p型ペースコンタクト抵抗 単が増大するという問題に対して、p型ペース旬後3と のコンタクトに用いられるAI/TI電極の抵抗単(p 型ペースコンタクト抵抗率)が、AI/TI電極にnt 型ソース領域5とオーミック接触となるNI電極をオー パラップさせる場合とさせない場合で変化するか比較し た。なお、ここではAI/TI電極にNI電極が一部で も接する場合をオーパラップさせた場合としている。そ の結果、AI/TI電極とNI電極とにいる。そ の結果、AI/TI電極とNI電極とにいる。そ の結果、AI/TI電極とNI電極ととしている。そ

[0016]彼って、AI/TI電磁とNI電極とをオーバラップさせないようにすれば、p型ペースコンタクト抵抗率の増大を防止でき、p型ペース領域3の電極対料として上記コンタクト抵抗率を領定するものであればいずれの対料を使用してもよいといえる。しかしながら、一部でもオーバラップすればコンタクト抵抗率が増大してしまうため、p型ペース領域3やn<sup>1</sup>型ソース領域5の電접材料のパターニング時におけるそれぞれのアライメントずれを考慮した設計としなければならず、セルサイズを増大させるという問題を発生させてしまうため、p型ペース領域3の電磁材料にNIをオーバラップさせる場合において、コンタクト抵抗率の底域を図らない。

【0017】このため、p型ペース領域3の電極材料と n+型ソース領域5の電極材料であるNIとをオーバラップさせて、p型ペース領域3の電極材料におけるコン (7)

**特開2000-12846** (11)特許出顧公開番号 €

(教)十二十二 4M104

652L

82/53

H01L

P I

数别配甲 301

(51) Int CL. HO 1L

21/28 29/18 29/78

	3
(P2000-12846A)	(11 1 WWW) 日11日 1 年6日201
	2000年1000年1000年1000年100日100日100日100日100日1

(P2000-12846A)	平成12年1月14日(2000.1.14)
•	(43)公開日

653A 301F 652T 87/82 28/38 21/28

(学9月) **客空語水 未請水 耐水項の数15 OL** 


(71)出版人 000004280	株式会社がファント	項目 平成10年6月22日(1998.6.22) · 爱如果刘谷市昭和町1丁目1番地	(72)発明者 "竹内 有一	最知识之谷市田在町111日144地	オーベンバボ	(72)発明者(22)	的一个一个一个一个一个一个一个一个一个一个一个一个一个一个一个一个一个一个一个	オーベンが井	(74)代理人 100100022	・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	Fターム(作者) 4M104 AA01 8902 8905 8814 CO	DU34 EEUS FF22 C209
(21)出國路得		(22) 出版日										

## 故化珪素半導体装置及びその製造方法 (34) [発歴の名称]

121. [股約]

が短絡することを防止すると共に、コンタクト領域との **層間絶縁膜を通じてゲート電極と他の電極と** コンタクト抵抗を低減できるようにする。 (政治)

級されるNI膜23とAI膜22がオーバラップしても 【解決手段】 コンタクトホール11aを介して、p型 **訂岐6 (p型ペース領域3)に接続される電極をA1膜** 一ト戦極層8とソース戦極12が短絡してしまわないよ **膜22で構成することにより、n⁺型ソース領域5に接** できる。これにより、コンタクト領域とのコンタクト抵 22で構成し、このA1版22をコンタクトホール11 り、AIが囮間絶縁戦11と反応するのを防止でき、ゲ A1版22とp型領域6とがオーミック接触するように うにできる。また、p型領域6と接続される電極をAl a の回面から離出した位因にのみ形成する。 これによ 抗を低減できる。



(特許額次の範囲)

【請求項1】 炭化珪紫からなり、所定位間にコンタク ト値域 (6) が形成された半導体基板 (1) と

**が記半導体基板の上にゲート組録膜(9)を介して形成** されたゲート電極層 (10) と、

**前記コンタクト領域に迎通するコンタクトホール(11 竹記ゲート電極層を覆うように形成されていると共に、** 3)を備えたシリコン酸化膜よりなる層間絶縁膜 (1 前記コンタクト領域とオーミック接触となるAIを含む 第1の電極層(22)と、を有する故化珪森半導体装置 前記第1の塩極層は、前記層間絶線膜から離間した位置 にのみ形成されていることを特徴とする炭化珪紫半導体 【請求項2】 前配第1の電極層は、前記コンタクトホ ールの側面に接触しないように形成されていることを特 数とする請求項1に記載の炭化珪素半導体装置。

株式会

茶式纸

【請求項3】 前記コンタクト領域は、p型半導体で構 前記第1の電極層はほぼA1のみで構成 きれており、このAIの上にはNIを含む第2の電極層 が積層されていることを特徴とする間求項3に記載の設 **成されていることを特徴とする以化珪素半導体装置。** 【請求項4】

【請求項5】 前記第1の電極層はほぼA1のみで構成 されており

化驻索半導体装置

8

前記第1の電極層上には、N1を含む第2の電極層が積 前記コンタクトホール内の前記コンタクト領域上、及び **蛩されていることを特徴とする間求項3に記載の炭化珪**  【請求項6】 低低抗な第1導電型の基板(1)の表面 別に、高抵抗な第1導電型の半導体圏(2)と、第2導 **電型のペース領域 (3) とが順次に積層された単結晶炭** 化珪素よりなる半導体基板(4)と、

前記半導体層の所定領域に形成された第1 導電型のソー

前配消内における前配ゲート絶縁戦の内側に形成された 前記ペース領域と前記ソース領域を共に貫通し、前記半 前記消の内壁に形成されたゲート柏緑膜(9)と、 4体層に達する溝(7)と、

ゲート転換路 (10) と、

**尚記ペース倒域及び前配ソース倒域に運通するコンタク** 節的コンタクトホールを介して、少なくとも前部ペース **並記コンタクトホールを介して、少なくとも前記ソース** 領域に接続されたAIを含む第1の電極層(22)と、 前記半導体領域及び前記ゲート電極層上に形成され、 トホール (11a) を備えた層間絶縁膜 (11) と、

類域に接続されたNIを含む第2の電極層(23)と、

前記半導体基板の裏面に形成された第3の電極層 (1

前記第1の電極層が形成されていることを特徴とする炭 **が記コンタクトホールの傾面から離間した位置にのみ** 化母素半導体装置

前記半導体基板の主表面上に形成され、前記半導体基板 よりも高抵抗な炭化珪素よりなる第1導電型の半導体圏 【請求項7】 主表面及び主教面の反対側である裏面を 有し、 炭化珪素よりなる第1導電型の半導体基板と、

前記半導体圏の表層部の所定領域に形成され、所定磔さ を有する第2導電型のp型のペース領域と、

首的ペース領域の表層部の所定領域に形成され、様ペー 前記ソース領域と前記半導体層の間における前記ペース ス領域の磔さよりも浅い第1 専戦型のソース領域と、 前配ゲート絶縁膜上に形成されたゲート電極圏と、 領域の上に形成されたゲート絶縁膜と、

前部ゲート電極層を覆うように形成され、所定位置にコ **判的コンタクトホールを介して、少なくとも値的ペース** ンタクトホールが形成された層間絶縁膜と、

前記半導体基板の裏面に形成された第3の電極層とを頒 **世的コンタクトホールを介して、少なくとも煎的ソース** 領域に接続されたNIを含む第2の電極層と、 類域に接続されたAIを含む第1の電極圏と

前記第1の電極層が形成されていることを特徴とする段 前記コンタクトホールの傾面から離間した位置にのみ 化珪紫半導体装置。

前記第1の包括周上には、前記第2の電 極層が積層されていることを特徴とする間求項6又は7 [請求項8]

【請求項9】 前記ソース領域と前記半導体圏の間にお ける前紀ペース領域の表面に、炭化珪素よりなる第1導 **電型の半導体荷膜層(8)が備えられていることを特徴** とする間求項 6 乃至 8 のいずれか 1 つに記載の炭化珪素 に記載の炭化珪素半導体装置。 **半導体装置** 

【静水項10】 前配ペース領域と、前記第1の電極圏 とを特徴とする請求項6乃至8のいずれか1つに配載の とのコンタクト抵抗率が10-10 · cm²以下であるこ **荧化珪素半導体装置。** 

【請求項11】 政化珪素からなり、所定位置にコンタ 前記半導体基板上に形成されたゲート電極層 (10) クト領域(6)が億えられた半導体基板(4)と、

前記ゲート電極層を覆うように形成され、所定位置にコ ンタクトホール (11a) が形成された配間絶縁膜 (1 前記コンタクトホールを介して前記コンタクト領域と接 焼されるA 1 を含む第1の電極層(22)とを値えた半 単体装置の製造方法であって、

前記ゲート電極を含む、前記半導体基板上に前記層間絡 保膜を形成する工程と、

		., (	ter moldeled odt
30 beansybA nselood re	Search: Ouick/Numbe	My Account   Products	Son of the second se
INSIDE DEFI	PRODUCTS	<b>ВЕЗЕУВСН</b>	мегьніои *
			NOSMOHT

## e perprior integrated view

i 🖂 **A** View: Jump to: Top V wen stead to Work File: Create new V Get Now: N PDF | More choices...

## **MANUFACTURE THEREOF** JP2000012846A2: SILICON CARBIDE SEMICONDUCTOR DEVICE #Title:

JP Japan

& Inventor: A2 Document Laid open to Public inspection i &Kind:

**ENDO TAKESHI**; TAKEUCHI YUICHI;

News, Profiles, Stocks and More about this company **DEN2O COKЬ** :99ngissA &

ZZ-90-8661 / **\*I-10-000Z** Published / Filed:

& Country:

Number: **Application** 0202710008ee19L

HO1L 29/78; HO1L 21/28; HO1L 29/16; &IPC Code:

\*Abstract: 1998-06-22 JP1998000175050 PPriority Number:

with a contact region. interlayer insulating film and also to reduce the contact resistance a gate electrode and other electrodes from being caused through an PROBLEM TO BE SOLVED; To prevent short-circuiting between

an Ni film 23, which is connected with an n+ source region 5, contact of the film 22 with the region 6 can be made even through connected with the region 6 is constituted of the film 22, an ohmic cannot be caused through. Moreover, since the electrode which is circuit between a gate electrode layer 8 and a source electrode 12 from reacting with an interlayer insulating film 11 and the short from the side surface of the hole 11a. Thereby, Al can be prevented Al film 22, and this film 22 is formed only at a position separated (a p-type base region 3) via a contact hole 11a, is constituted of an SOLUTION: An electrode, which is connected with a p+ region 6

region can be reduced. overlaps the film 22. Thereby, the contact resistance with a contact

COPYRIGHT: (C)2000, JPO

Legal Status: Get Now: Family Legal Status Report **None &INPADOC** 

왕 Family:

	2 family members shown above				
SILICON CARBIDE SEMICONDUCAND MANUFACTURE THEREOF	ZZ-90-8661	2000-01-14	2A34821009L	M	
SILICON CARBIDE SEMICONDUCAND MANUFACTURE THEREOF	22-90-8661	2000-01-14	SA348S1000029L	M	
Title	Filed	Pub. Date	Publication	404	

None

:ojuI POther Abstract

**BEST AVAILABLE COPY**